2025-04-30 8:36 PM - last edited on 2025-05-01 12:26 AM by Andrew Neil
板:STM32G431 NUCLEO-64
我的目标是在 ADC1 和 ADC2 上实现 4 MSPS 的采样率。通过使用交错采样,我的目标是获得 8 MSPS 的有效采样率。虽然我知道这可能与数据表中针对多通道 ADC作的声明限制不严格一致,但我相信这种差异与我遇到的问题没有直接关系。
根据数据表中的图1、ADC 时钟应低于 52 MHz。
图 1
在我的设置中,我在交错模式下使用 TIM + DMA + ADC,配置如下:
定时器触发频率:4 MHz
ADC 分辨率:12 位
ADC 时钟:60 MHz
采样时间:2.5 次循环
我的输入信号是由板载 DAC 生成的连续正弦波,频率为 50 kHz。
在查看与 timing calculations相关的 datasheet 部分后,总转换时间似乎应该在7.5 cycles 左右。但是,STM32CubeMX 只允许采样时间设置介于 1 和 12 之间的整数值,因此我选择了 7 个周期。
以下是我观察到的:
当我将“Delay between 2 sampling phases”设置为 7 个周期时,采样间隔看起来不规则,并且与预期的交错模式不匹配(参见图 2)。
当我将“Delay between 2 sampling phases”设置为 12 个周期时,得到的采样间隔看起来是均匀分布的(参见图 3)。
图 2
Figure 3
What I want to understand is:
What is the correct value to set for “Delay between 2 sampling phases” to achieve ideal interleaved sampling with evenly spaced samples?